چکیده
ما در اینجا یک مدار جمع کننده جدید کوانتومی با بیت نقلی و عمق خطی ارائه می دهیم. مدارهای الحاقی قبلی بطورخطی نیازمند کیوبیت های جانبی بودند؛ جمع کننده جدید ما تنها از یک کیوبیت جانبی واحد استفاده می کند؛ همچنین، مدار ما دارای عمق پایین تر و مدخل کمتر نسبت به جمع کننده های با بیت نقلی موج گونه می باشد.
این مقاله روشی جدید برای تولید ولتاژ مرجع برای بازیاب ولتاژ دینامیک (DVR) ارائه می دهد. این ولتاژها، در زمان تزریق به همراه یک فیدر توزیع بوسیله ی یک اینورتر منبع ولتاژ می توانند ولتاژ را در ترمینال بار در برابر عدم توازن یا هارمونیک ها در سمت منبع تنظیم کنند. تصریح می شود که DVR هیچ توان واقعی در حالت یکنواخت تامین نمی کند. شمای تولید ولتاژ مرجع از طریق مطالعات شبیه سازی کامپیوتر دیجیتال اعتبارسنجی می شود.
کلیدواژه ها: بازیاب ولتاژ دینامیک، جبران سری ها
تداخل خطای نرم یک چالش طراحی مهم و اساسی در طراحی مدار های پیشرفته CMOS VLSI محسوب می شود. در این مقاله ما یک طرح (Iso-DICE) لچ DICE عایق ساز SEU را با ترکیب روش های عایق سازی خطای نرم و روش لچ داخلی که در طراحی DICE استفاده می شود را پیشنهاد کردیم. برای بهبود تحمل SEU طرح DICE، ما جفت گره های ذخیره ای دارای توانایی ریکاوری SEU در هر یک از جفت های دیگر را حفظ کرده و از گره های ذخیره ای که تحت تاثیر یک دیگر قرار می گیرند استفاده کردیم. برای کاهش تاثیر تداخلی بین جفت گره های ذخیره ای دوگانه، ما از مکانیسم عایق سازی برای افزایش مقاومت در برابر برخورد ذرات با انرژی بالا به جای روش طراحی هم بند اولیه استفاده کردیم. از طریق عایق سازی گره های خروجی و گره های مدار داخلی، لچ های Iso-DICE می توانند تحمل زیادی به SEU در مقایسه با طرح DICE داشته باشند. در مقایسه با طرح FERST که دارای تحمل مشابه به SEU می باشد، لچ Iso-DICE پیشنهادی می تواند بیش از 50 درصد برق را کم تر از 45 درصد محصول فناوری TSMC 90 nm CMOS مصرف کند. تحت مدل 22 نانومتر PTM، لچ Iso-DICE پیشنهادی می تواند با 11 محصول تاخیر برقی 11 درصدی در مقایسه با طرح FERST که تحمل مشابه به SEU است عمل کند.